岗位职责

1. 全芯⽚RAS架构设计：负责GPGPU芯⽚整体RAS体系的架构规划，覆盖计算核⼼、缓存系统、⽚上互

联、显存控制器、⾼速IO等所有⼦系统；定义各级存储的ECC/奇偶校验⽅案、错误检测与纠正机制、故

障隔离域划分、错误上报与⽇志体系，实现芯⽚级故障的可观测、可定位、可恢复。

2. ⾼可⽤与容错架构设计：设计芯⽚容错与降级运⾏机制，包括关键模块的冗余设计、故障屏蔽策略、动

态功能降级⽅案；构建从瞬时错误纠正、永久故障隔离到系统级复位的分级错误处理流程，保障业务连

续运⾏，满⾜数据中⼼级⾼可⽤指标。

3. 芯⽚安全架构设计：负责芯⽚全链路安全体系设计，包括安全启动、可信执⾏环境（TEE）、显存数据加

密、地址空间隔离、多租⼾安全防护机制；设计硬件根信任、密钥管理、防篡改攻击的硬件架构，满⾜

数据中⼼数据安全合规与隐私计算需求。

4. 可服务性与诊断架构设计：定义芯⽚级可观测、可调试、可运维架构，包括性能监控、错误追踪、故障

注⼊、在线诊断、固件升级的硬件⽀持机制；设计带外管理接⼝与系统级诊断通路，⽀撑运维阶段的故

障快速定位与远程运维。

5. 功能安全与合规适配：根据⽬标场景需求，开展功能安全架构设计，覆盖安全岛设计、安全监控单元、

故障响应机制；对接相关安全合规标准（如PCI-SIG、CXL安全规范、ISO 26262⻋载功能安全），保障架

构⽅案满⾜合规要求。

6. 协同落地与⽅法学建设：与各⼦系统架构、前端设计、验证、后端物理、系统软件团队紧密协作，推动

RAS与安全模块的RTL实现、功能验证、故障注⼊验证与签核；建设RAS与安全架构的评估、验证、合规

检查的标准化⽅法学与⾃动化⼯具链。

任职要求

1. 教育背景：硕⼠及以上学历，微电⼦、计算机体系结构、电⼦⼯程、信息安全或相关专业。

2. ⼯作经验：

8年以上芯⽚设计经验，其中⾄少3年芯⽚RAS架构、安全架构或功能安全设计经验。

具备⾄少⼀款⾼性能计算芯⽚（如GPGPU、AI训练芯⽚、⾼端服务器CPU）成功流⽚经验，熟悉

12nm及以下⼯艺节点。

有服务器级芯⽚RAS体系、可信执⾏环境、存储加密设计项⽬经验者优先。

3. 专业技能

精通芯⽚RAS设计⽅法论，深⼊掌握ECC/CRC/奇偶校验等纠错机制、故障隔离、错误分级处理、

冗余设计等核⼼技术。

熟悉芯⽚安全架构体系，掌握可信执⾏环境、安全启动、内存加密、硬件根信任、多租⼾隔离的

设计原理与实现⽅案。

理解⾼性能计算芯⽚微架构与存储、互联、IO⼦系统特性，能结合业务场景做RAS与安全的架构级

权衡。

熟悉故障注⼊验证⽅法，具备RAS功能验证、安全攻防评估的项⽬实践经验。

具备扎实的RTL设计能⼒（Verilog/SystemVerilog），能够指导核⼼模块的设计与验证。

掌握Python、Perl、Tcl等脚本语⾔，可⽤于设计流程开发与可靠性数据分析。

4. 综合素质：

具备系统级全局思维，能够在性能、功耗、⾯积、可靠性、安全性多维度之间做出合理的架构权

衡。

具备优秀的跨团队协作与沟通能⼒，能够与架构、设计、验证、系统软件、产品团队⾼效协同推

进项⽬。

有技术团队管理或核⼼架构决策经验者优先。

加分项：

有GPGPU、AI训练芯⽚或服务器级处理器的RAS与安全全流程架构设计与流⽚落地经验。

主导过⾼端芯⽚可信执⾏环境、显存加密、多租⼾安全隔离⽅案的研发与量产验证。

具备ISO 26262功能安全产品开发经验，熟悉ASIL等级评估与安全架构设计。

有国际发明专利或体系结构/安全领域顶级会议（ISCA、MICRO、Hot Chips、S&P）论⽂发表记录。

熟悉CXL、PCIe安全协议规范，有⾼速互联接⼝安全架构设计经验。

微信扫一扫，及时了解投递状态

您目前还没有登录：立即登录