岗位职责

1.团队技术规划与管理：负责EDA/CAD团队的技术方向规划与日常管理，合理拆解项目任务并进行资源调度；主导团队技术攻坚，指导初中级工程师成长，建立并推行团队代码规范、Code Review机制及最佳实践。

2.核心架构设计与攻坚：主导SoC集成自动化平台、DV验证基础设施及In-house工具链的整体架构设计；亲自参与核心模块的代码编写与底层逻辑开发，解决高并发调度、海量数据处理等复杂技术难题。

3.全流程自动化与效能提升：统筹芯片设计流程（集成、DV、PV、模型等）的自动化脚本开发与CI/CD流水线建设；持续优化仿真器配置与分布式计算资源调度，显著提升大规模SoC验证与集成的吞吐量。

4.EDA生态建设与跨部门协同：主导前端主流EDA工具（Synopsys/Cadence/Mentor等）的版本评估、Qualify与升级策略；作为技术接口人，与SoC架构、前端设计、DV及后端团队紧密对接，精准捕获业务痛点，快速定位并解决跨层级复杂问题。

前沿技术探索：持续跟踪AI+EDA、云原生EDA等前沿技术，主导新工具、新方案的预研与落地，推动团队技术栈的持续迭代与升级。

任职要求

1.学历与专业背景：计算机、微电子、电子工程等相关专业本科及以上学历，7年以上大型IC设计公司或EDA原厂CAD/EDA开发经验，其中至少2年Tech Lead或一线团队管理经验。

2.核心业务精通：深刻理解SoC顶层架构与数字IC设计全流程，精通AMBA总线协议及UVM验证方法学；具备丰富的SoC集成、LINT/CDC/RDC分析及低功耗验证流程开发实战经验。

3.架构设计与编程能力：精通Linux/Unix操作系统，熟练掌握Ruby、Python、Tcl、Shell、Perl等至少两种脚本语言，精通C++/Rust等后端语言者优先；具备扎实的数据结构基础与面向对象设计能力，能独立主导高并发、高可用EDA工具链的架构设计与核心代码开发。

4.EDA工具与工程化能力：熟悉主流EDA工具（如Synopsys VCS/DC/PT, Cadence Xcelium/Genus/Tempus等）的底层机制与License调度；具备CI/CD理念，熟悉Jenkins/GitLab CI等持续集成工具，有构建芯片设计自动化流水线经验者优先。

领导力与沟通：具备出色的跨部门沟通协调能力与项目管理能力，能够清晰传达复杂技术细节，有效推动跨职能团队达成共识并解决复杂的跨层级技术难题。

微信扫一扫，及时了解投递状态

您目前还没有登录：立即登录