任职要求- 2027届本科及以上毕业生，电子工程、微电子、计算机科学等相关专业。- 掌握数字电路基础知识，熟悉Verilog或VHDL语言，有课程设计、项目或实验经验。- 对计算机体系结构、SoC设计流程或主流总线协议（如AMBA/AXI）有基本了解。- 了解至少一种脚本语言（如Python/Shell/Tcl），具备基础编程能力- 具备良好的学习与沟通能力，能够积极参与团队协作。- 我们期待你有扎实数字电路和 RTL 基础，能在架构意图、设计实现、PPA 目标和验证反馈之间保持严谨协同，把模块设计做可靠。加分项- 有IC设计竞赛、FPGA项目、开源项目或相关实习经历- 对处理器架构（如CPU/NPU）、高速接口（如PCIe/DDR）或低功耗设计有浓厚兴趣。加入曦望，你将获得什么- 难得的创造机会：参与 AI 推理 GPU 和算力基础设施从 0 到 1 到 N 的真实建设。- 真问题、真战场、大空间：解决成本、稳定性、规模化落地中的关键问题，在核心岗位承担真实责任。- 顶级人才共事：和行业优秀的工程、架构、产品与业务团队一起做复杂系统。- 简单坦诚的文化：被信任、讲事实、少内耗，专业高效地把事做成。- 长期回报与保障：有竞争力的薪酬激励、token 补贴、补充商保、员工及家人体检、晚餐与夜间出行支持等。你将参与曦望AI推理芯片及软硬件系统的核心研发工作，把底层技术能力推进到可验证、可交付、可规模化应用的真实场景。岗位职责- 参与SoC系统或关键IP（如NPU/GPGPU）的模块设计、RTL实现及相关技术支持工作。- 协助进行内存子系统（如HBM/LPDDR）或高速接口的集成与基础验证。- 参与芯片前端设计流程，包括综合、时序分析及基本PPA（性能/功耗/面积）评估。- 支持团队进行架构探索、设计文档撰写以及跨功能协作。- 围绕 SoC/IP 模块设计质量和 PPA 目标，参与 RTL 实现、集成验证和跨团队技术协同。

微信扫一扫，及时了解投递状态

您目前还没有登录：立即登录