任职要求- 2027届本科及以上毕业生，集成电路、微电子、电子工程、计算机等相关专业。- 了解数字芯片设计流程，对中端、后端或DFT有基本认知。- 熟悉至少一种主流EDA工具（如DC、Genus、ICC2、Innovus、Tessent、PT等）者优先。- 了解时序分析、低功耗设计或测试基本原理。- 实验室项目、论文方向或实习经历与以下任一方向相关：逻辑综合 / 形式验证 / 低功耗设计/后端物理实现 / 时序收敛 / 物理验证/DFT / 测试压缩 / MBIST / 扫描链设计。- 有流片经历或熟悉先进工艺（如12nm及以下）者优先。- 学习能力强，逻辑清晰，具备良好的工程思维与问题解决能力。- 良好的团队协作与沟通能力，能够适应快节奏的芯片研发环境。加分项- 有AI芯片、高性能计算芯片领域相关实习经历。- 在国内外相关竞赛（如集成电路设计竞赛、EDA竞赛）中获奖。加入曦望，你将获得什么- 难得的创造机会：参与 AI 推理 GPU 和算力基础设施从 0 到 1 到 N 的真实建设。- 真问题、真战场、大空间：解决成本、稳定性、规模化落地中的关键问题，在核心岗位承担真实责任。- 顶级人才共事：和行业优秀的工程、架构、产品与业务团队一起做复杂系统。- 简单坦诚的文化：被信任、讲事实、少内耗，专业高效地把事做成。- 长期回报与保障：有竞争力的薪酬激励、token 补贴、补充商保、员工及家人体检、晚餐与夜间出行支持等。你将参与曦望AI推理芯片及软硬件系统的核心研发工作，把底层技术能力推进到可验证、可交付、可规模化应用的真实场景。岗位职责1. 中端方向- 参与逻辑综合、形式验证、低功耗设计、时序约束（SDC）开发与优化。- 配合前端与后端团队完成网表质量检查与功耗分析。2. 后端方向- 参与从布局布线（Place & Route）到物理验证（PV）的芯片物理实现。- 完成时序收敛、功耗优化、IR/EM分析、物理验证等工作。3. DFT方向- 参与扫描链插入、MBIST、边界扫描等DFT架构设计与实现。- 配合测试与量产团队完成测试向量生成与覆盖率分析。- 配合团队完成芯片交付中的关键节点，支持芯片流片与测试相关工作。- 围绕芯片交付关键节点，参与综合、物理实现或 DFT 方向的工程闭环，支撑流片、测试与量产目标。

微信扫一扫，及时了解投递状态

您目前还没有登录：立即登录